سامسونگ به سرعت رشد کرده است زیرا ما همچنان به نشان دادن رهبری در به کارگیری فناوری های نسل بعدی در تولید، مانند اولین دروازه فلزی High-K در صنعت ریخته گری، FinFET و همچنین EUV ادامه می دهیم. دکتر سیونگ چوی، رئیس و رئیس بخش ریخته گری سامسونگ الکترونیکس، گفت: ما به دنبال این هستیم که این رهبری را با اولین فرآیند 3 نانومتری جهان با MBCFET™ ادامه دهیم. ما به نوآوری فعال در توسعه فناوری رقابتی ادامه خواهیم داد و فرآیندهایی را ایجاد خواهیم کرد که به تسریع دستیابی به بلوغ فناوری کمک می کند.
سامسونگ تولید تراشه را با استفاده از فناوری فرآیند 3 نانومتری با معماری GAA آغاز کرد
فرآیند 3 نانومتری بهینه شده در مقایسه با فرآیند 5 نانومتری به 45 درصد کاهش مصرف انرژی، 23 درصد بهبود عملکرد و 16 درصد مساحت سطح کوچکتر دست می یابد.
FET چند پل (MBCFET™)، فناوری GAA سامسونگ که برای اولین بار اجرا می‌شود، محدودیت‌های عملکرد FinFET را نادیده می‌گیرد، با کاهش سطح ولتاژ تغذیه، کارایی برق را بهبود می‌بخشد، در حالی که با افزایش قابلیت جریان درایو، عملکرد را بهبود می‌بخشد.
رهبران Samsung Foundry Business and Semiconductor R&D Center سه انگشت خود را به عنوان نماد 3 نانومتر بالا گرفته و اولین تولید این شرکت از فرآیند 3 نانومتری با معماری GAA را جشن می گیرند.
«پایان بیانیه مطبوعاتی»
Samsung Electronics، پیشرو جهانی در فناوری نیمه هادی، امروز اعلام کرد که تولید اولیه گره فرآیند 3 نانومتری (nm) خود را با استفاده از معماری ترانزیستور Gate-All-Around (GAA) آغاز کرده است.
از سه ماهه سوم سال 2021، Samsung Electronics زیرساخت طراحی اثبات شده را از طریق آماده سازی گسترده با شرکای Samsung Advanced Foundry Ecosystem (SAFE™) از جمله Ansys، Cadence، Siemens و Synopsys فراهم کرده است تا به مشتریان کمک کند محصول خود را در مدت زمان کمتری کامل کنند.
ارائه زیرساخت و خدمات طراحی 3 نانومتری با شرکای SAFE™
همانطور که گره های فناوری کوچکتر می شوند و نیازهای عملکرد تراشه بیشتر می شود، طراحان IC با چالش های مدیریت حجم عظیمی از داده ها برای تأیید محصولات پیچیده با عملکردهای بیشتر و مقیاس بندی دقیق تر مواجه می شوند. برای برآورده کردن چنین خواسته‌هایی، سامسونگ تلاش می‌کند تا محیط طراحی با ثبات‌تری را برای کمک به کاهش زمان مورد نیاز برای طراحی، تأیید و فرآیند امضا ارائه کند و در عین حال قابلیت اطمینان محصول را نیز افزایش دهد.
بهینه سازی طراحی-تکنولوژی برای حداکثر PPA
سامسونگ اولین کاربرد ترانزیستور نانوصفحه ای را با تراشه های نیمه هادی برای کارایی بالا، برنامه محاسباتی کم توان آغاز کرده و قصد دارد به پردازنده های موبایل نیز گسترش یابد.
علاوه بر این، انعطاف‌پذیری طراحی GAA برای بهینه‌سازی مشترک فناوری طراحی (DTCO) بسیار سودمند است که به افزایش مزایای قدرت، عملکرد، منطقه (PPA) کمک می‌کند. در مقایسه با فرآیند 5 نانومتری، نسل اول فرآیند 3 نانومتری می‌تواند مصرف انرژی را تا 45 درصد کاهش دهد، عملکرد را تا 23 درصد بهبود بخشد و مساحت را تا 16 درصد در مقایسه با 5 نانومتر کاهش دهد، در حالی که فرآیند 3 نانومتری نسل دوم برای کاهش مصرف انرژی است. به 50 درصد، بهبود عملکرد 30 درصد و کاهش مساحت تا 35 درصد.
